工作职责 1、负责仿真平台的规划和方案的编写 2、负责使用SystermVerilog和UVM语言，开发组件，搭建ut/it/st的验证环境 3、负责开发断言（SVA）和功能覆盖率 4、负责规划和开发测试用例，完成设计代码的完备性验证 5、参与项目组内仿真代码的走查和评审 6、参与并完善公司的芯片验证流程 任职要求 1、教育背景：硕士及以上，通信、电子、计算机、微电子等相关专业优先 2、工作经验：相关领域5年以上验证经验 3、具有较好的学习能力、沟通能力和团队协作能力 关键能力要求 1、工作经历： 1）SOC/OTN/PON/MAC/PCS/DSP/PTN相关设计经验者优先 2）参与过至少一个完整ASIC项目 2、技能要求： 1) 熟悉芯片相关验证流程 2) 熟练使用SystermVerilog和UVM语言 3) 熟练使用断言(SVA)和功能覆盖率 4）熟练使用vcs/verdi/dve等EDA工具 5) 熟悉linux，至少熟练掌握一门脚本语言(Perl/Python)